2019-07-16 01:33发布
yoonssica 发表于 2013-6-14 19:40 就是在学FPGA，零基础啊。。。是需要自己编写TCL才能配置引脚么？？？？
haozix521 发表于 2013-6-14 16:39 知道 FPGA不？它有上百个引脚，逐个弄很麻烦，这就需要TCL脚本文件进行引脚配置 ...
kittyonly777 发表于 2013-6-15 10:55 那个很简单的，你只要加几句话就行了，记事本格式的，发你一个看看。只要把location那些管脚改成你的就行 ...
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 yoonssica 的问题《关于TCL脚本问题》','https://www.xiaopingtou.cn/q-49208.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
那个很简单的，你只要加几句话就行了，记事本格式的，发你一个看看。只要把location那些管脚改成你的就行了。不用每次编译完了都自己写管脚
#SETUP_PIN.tcl
# Setup pin setting
set_global_assignment -name RESERVE_ALL_UNUSED_PINS "AS INPUT TRI-STATED"
set_global_assignment -name ENABLE_INIT_DONE_OUTPUT OFF
#
set_location_assignment PIN_28 -to CLK
set_location_assignment PIN_119 -to RSTn
set_location_assignment PIN_82 -to CODER
set_location_assignment PIN_85 -to LIGHT
set_location_assignment PIN_98 -to PULSE
set_location_assignment PIN_18 -to TXD
写到记事本里 ，扩展名是tcl 最佳答案
就是在学FPGA，零基础啊。。。是需要自己编写TCL才能配置引脚么？？？？
亲 我还有几个问题不懂诶
1、Verilog的TCL和VHDL的TCL编写一样？？？
2、要下载到板子之前，不是先要在QuartusII里进行引脚配置嘛，我的一个程序，进行引脚配置，是要先有TCL文件才能配置引脚么？？？
3、这个TCL是自己编写还是可以生成的呢？？？
实在是不好意思啊，这么多问题，我实在是不懂这些东西
一周热门 更多>