FPGA

时序约束会影响乘法器的位宽吗？

2019-07-16 01:18发布

站内问答 / FPGA
1747 1 1087
       遇到的情况是这样的：最近在用图像采集卡做图像算法实现，采集卡中只有算法实现部分需要用户自己编写，时序约束也都是厂商设置好的。算法中使用的乘法器位宽为16bits*12bits，但在布局布线时会提示不满足时序约束。换做8bits*12bits后就不会再有报错。
       请问，时序约束会对乘法器的位宽影响这么大吗？（芯片是virtex2p）求高手支招

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
qunbazinga
1楼-- · 2019-07-16 05:27
不是时序约束影响位宽，而是乘法器的位宽过大时，会增加逻辑延时，导致当前的时序约束下的布局布线不能通过

一周热门 更多>