关于Modelsim的使用方法请教 - 平头弟

关于Modelsim的使用方法请教

2019-07-15 23:26发布

站内问答 / FPGA

2513 15

我是通过quartus来调用Modelsim的，比如程序写完之后综合完成后调用Modelsim进行仿真。
但是如果发现仿真的结果不对，我就要去返回修改verilog代码，再编译综合。那么问题来了，
此时，我是要把Modelsim关闭，再重新调用modelsim吗？
我一直是这么做得，但是发现很浪费时间，请问各位有什么
好方法吗？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

15条回答

1楼-- · 2019-07-16 03:46

精彩回答 2 元偷偷看……

2楼-- · 2019-07-16 04:41

输入指令：do [entity_name]_run_msim_rtl_verilog.do。

3楼-- · 2019-07-16 10:17

同问

4楼-- · 2019-07-16 15:28

那就把调用modelsim和自己写do文件结合起来啊啊啊啊啊啊啊

5楼-- · 2019-07-16 19:38

关闭重新开始
编写do文件

6楼-- · 2019-07-16 21:04

那就把调用modelsim和自己写do文件结合起来啊啊啊啊啊啊啊

1 2 3 下一页

一周热门更多>

相关问题

相关文章