vhdl的语法问题

2019-07-15 22:21发布

7573 2

al := a and b or a and c or b and c;
有谁知道这语句错哪了吗?

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

2条回答

1楼-- · 2019-07-16 03:06

就给看这么一句话，哪都是错啊。你应该把整个代码贴出来。如果是输入或输出的初始化定义，不是这么写，如果是信号的赋值语句，更不是这么写。

2楼-- · 2019-07-16 04:46

:=用于对常量（CONSTANT）和变量（VARIABLE）的赋值，<=用于对信号（SIGNAL）的赋值。