FPGA

关于csd编码的问题

2019-07-15 22:00发布

站内问答 / FPGA
3111 2 1451
关于csd编码如何标识负数，例如-9的csd编码为什么是0（-1）1（-1）11？
csd编码如何通过verilog实现？
求大神解答。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
莽野孤狼
1楼-- · 2019-07-15 22:34
有人了解这一块儿么
Lovemyself!
2楼-- · 2019-07-16 00:54
这是SD编码，具体过程如下：
-9=-16+8-4+2+1（十进制）=（-1）1（-1）11（SD）
-10=-16+8-4+2+0（十进制）=（-1）1（-1）10（SD）
刚看到这里，我是这么理解的

一周热门 更多>