CPLD程序求助:到fit这一步编译不过去了

2019-03-25 09:10发布

初学CPLD,编个接收1553B数据的小程序。前面综合,翻译都通过了,就是到映射过不去,编译的结果总是报同样的错误,如下:Mapping a total of 236 equation into 16 function blocks
Error:CPLD:892  Cannot place signal init_reg<1>.Consider reducing the collapsing input limit or the product term limit to prevent the fitter from creating high input and / or high product term functions.

CPLD:868 Cannot fit the design into any of the soecified devices with the selected implementation options.

注:init_reg<1>是我定义的一个中间信号。先前编译的时候是报另一个中间信号dout<6>存在这类错误,因dout信号与一个双向端口有关系,对双向端口增加了一个三态的信号的处理,后来再编译就换成init_reg<1>这个信号有错了。

这两个错误到底什么意思呢?怎么改呢?请高手指教,不胜感激。 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
eeleader
1楼-- · 2019-03-25 14:11
 精彩回答 2  元偷偷看……

一周热门 更多>