20190325： 1.背钻的知识点： http://www.slpcb.com/Article/pcbsczbzgy_1.html#herf 今天请XX 工程师量测Pcie2.0--5Gbps的信号，其反馈此信号是背钻，无法测量；请教布线工程师，红框处drill_bd_A_B意思是这些个层有一些背钻工艺的点： drill_bd_20_17代表背钻从Layer20 to 17都进行了背钻，因此我打开Layer16,可以看到这层有高速差分线--pcie： 因此无法测试Pcie信号。 如果想测试这个从CPU to FPGA的Pcie信号，则需要取消背钻；