关于PLL分频

2019-03-24 15:33发布

这是周立功的LM3S系列系统控制(SysCtl).pdf中的“在所有型号中,不论PLL输出是200MHz还是400MHz,只要分频数相同,则对PLL的分频结果都是一样的,统一按照200MHz进行计算。。例如,LM3S615芯片的PLL是200MHz输出,LM3S1138芯片的PLL是400MHz输出,但执行以下函数调用后,最终的系统时钟都是20MHz: SysCtlClockSet(SYSCTL_USE_PLL| SYSCTL_OSC_MAIN| SYSCTL_XTAL_6MHZ | SYSCTL_SYSDIV_10);” 怎么理解啊,200除以10等于20,400除以10也等于20吗? 此帖出自小平头技术问答
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
4条回答
blackwc2006
2019-03-25 00:31
上面的是1138的时钟控制模块
下面的是811的
sysctlclock2.JPG

一周热门 更多>

相关问题

    相关文章