FPGA

求助各位大神有关VHDL分频的问题，最终输出不对

2019-07-15 22:18发布

站内问答 / FPGA
3956 1 1756
有关VHDL分频的问题，最终输出不对，程序什么的都有，程序的作用是对时钟先进行10分频，再进行20分频，最终级联实现200分频，程序如附件
10分频.png
20分频.png
200分频.png
激励程序.png
最终结果.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
FPGA_fans
2019-07-16 00:33
是否要提前一个时钟做检测？

一周热门 更多>